深度报告：芯片设计EDA 2.0时代，三大路径搞定六(4) - 电子设计工程杂志社投稿

一、来稿必须是作者独立取得的原创性学术研究成果，来稿的文字复制比（相似度或重复率）必须低于用稿标准，引用部分文字的要在参考文献中注明；署名和作者单位无误，未曾以任何形式用任何文种在国内外公开发表过；未一稿多投。二、来稿除文中特别加以标注和致谢之外，不侵犯任何版权或损害第三方的任何其他权利。如果20天后未收到本刊的录用通知，可自行处理(双方另有约定的除外)。三、来稿经审阅通过，编辑部会将修改意见反馈给您，您应在收到通知7天内提交修改稿。作者享有引用和复制该文的权利及著作权法的其它权利。四、一般来说，4500字（电脑WORD统计，图表另计）以下的文章，不能说清问题，很难保证学术质量，本刊恕不受理。五、论文格式及要素：标题、作者、工作单位全称(院系处室)、摘要、关键词、正文、注释、参考文献(遵从国家标准：GB\T7714-2005，点击查看参考文献格式示例)、作者简介(100字内)、联系方式(通信地址、邮编、电话、电子信箱)。六、处理流程：（1）通过电子邮件将稿件发到我刊唯一投稿信箱（2）我刊初审周期为2－3个工作日，请在投稿3天后查看您的邮箱，收阅我们的审稿回复或用稿通知；若30天内没有收到我们的回复，稿件可自行处理。（3）按用稿通知上的要求办理相关手续后，稿件将进入出版程序。（4）杂志出刊后，我们会按照您提供的地址免费奉寄样刊。七、凡向文教资料杂志社投稿者均被视为接受如下声明：（1）稿件必须是作者本人独立完成的，属原创作品（包括翻译），杜绝抄袭行为，严禁学术腐败现象，严格学术不端检测，如发现系抄袭作品并由此引起的一切责任均由作者本人承担，本刊不承担任何民事连带责任。（2）本刊发表的所有文章，除另有说明外，只代表作者本人的观点，不代表本刊观点。由此引发的任何纠纷和争议本刊不受任何牵连。（3）本刊拥有自主编辑权，但仅限于不违背作者原意的技术性调整。如必须进行重大改动的，编辑部有义务告知作者，或由作者授权编辑修改，或提出意见由作者自己修改。（4）作品在《文教资料》发表后，作者同意其电子版同时发布在文教资料杂志社官方网上。（5）作者同意将其拥有的对其论文的汇编权、翻译权、印刷版和电子版的复制权、网络传播权、发行权等权利在世界范围内无限期转让给《文教资料》杂志社。本刊在与国内外文献数据库或检索系统进行交流合作时，不再征询作者意见，并且不再支付稿酬。九、特别欢迎用电子文档投稿，或邮寄编辑部,勿邮寄私人，以免延误稿件处理时间。

深度报告：芯片设计EDA 2.0时代，三大路径搞定六(4)

作者:

关键词:

摘要：

智能化的芯片架构探索：未来的芯片越来越向高度集成化的SoC发展，芯片设计需要花大量人工时间做架构探索要引入智能化架构探索，基于对用户需求的理解、应用场景的约束、积累的设计及参数数据、模型化的IP库、后端工艺数据等输入，去辅助用户分析得到最优化的架构设计。

这种智能架构探索,既来自于人的设计经验积累到算法模型和工具中，也来自于高性能验证的高并发算力输出,从而部分代替人力在每个项目里的重复性分析。

智能化的设计生成：随着各种IO接口和IP功能的标准化、高层次硬件描述语言（HDL）的发展，以及高层次综合工具（HLS）的优化，复杂芯片设计中真正需要从头开始用Verilog等低层次硬件描述语言实现的部分会越来越少，而IP集成和验证的投入比例会越来越大。

EDA2.0的设计过程，要求模块化的IP及其模型有更统一和开放的规范和接口，比如IP-XACT或Chisel/SpinalHDL等更高抽象层级的描述。基于这样的接口和高层次描述，可以利用智能设计工具，根据芯片需求约束、智能架构探索的结果、IP的参数、接口、时钟、功耗、物理工艺数据等，辅助SoC的集成，自动生成设计。这个智能设计的过程还可以用其它项目数据生成的机器学习模型来进一步减少人工参与的工作量。

智能化的物理设计：后端物理设计要基于各种约束条件去实现物理布局，这固然就是一个需要反复尝试和探索的过程。利用越来越强大的高性能服务器和云端弹性算力，EDA2.0的后端设计工具可以快速地并行生成多种不同布局实现，进行功耗、面积、走线等设计权衡，选择较好的结果。

另一方面，基于强化学习之类的机器学习算法，可以缩小巨大的探索空间，节省智能物理设计所需要的算力和时间，最终目标是依靠人工智能和自动化流程实现布局布线和后端验证。

芯片验证的过程是提出约束条件，利用动态仿真和静态分析的方法，达到功能、覆盖率、等价性、功耗、工艺要求等验证目的，这也是芯片设计流程中最耗时间和需要人力经验的部分。智能化的EDA2.0的架构探索、芯片设计、后端实现，都离不开更加完善的智能验证方法学和智能验证平台。一个可以灵活配置并且高度智能化的功能、性能、功耗验证流程，可以给各环节的智能设计工具快速反馈，实现EDA2.0智能设计的反复迭代。

3、平台化和服务化

EDA工具上云的尝试过去二十年不断有厂商在推动,但是到今天为止实际应用范围还不够广泛，同时芯片设计本身也没有从EDA上云得到大幅的效率提升。这个现象背后有客户对数据安全的顾虑、EDA软件原有的架构难以最好地应用云端基础软件框架、EDA仿真和验证算法的限制、EDA厂商和云服务商没有针对芯片设计实际需求等多方面的原因。

随着更加开放和智能的EDA2.0的到来，EDA的行业生态也必然从“工具和IP集合包”进化到EDA2.0整体平台。不同规模和不同阶段的芯片设计有多样化的需求，而互联网云平台提供了近乎无限的计算弹性、存储弹性和访问便捷性，因此EDA2.0应该与云平台和云上多样化的硬件结合，充分利用成熟的云端软硬件生态。

用弹性算力取代部分人力投入。云平台带来的弹性资源可以支持EDA2.0的智能计算和自动化，用无限制的算力去优化EDA计算瓶颈，使芯片设计流程更加智能，并加速芯片设计流程。同时弹性的云端算力也能优化用户的设计成本。

商业和使用模式的优化。基于云平台的EDA2.0，其付费模式、使用模式、使用地点、使用设备都会更加灵活，让EDA厂商和芯片设计团队都不再把精力放在“用哪些软硬件资源来设计芯片”上，而更加关注“如何快速高质量地设计芯片” 。

采用适合云平台的软件架构。基于今天的技术起点，我们可以对EDA软硬件框架和算法做创新、融合和重构，抛弃过去的一些包袱，采用更新的技术架构。过去的单机或本地多机同步的软件结构要逐渐被改造为面向云平台结构的云原生软件架构，深度利用云端弹性性能，并且给用户提供更优化的使用模式。

智能化的EDA流程当然也很难完全自动实现芯片设计和验证过程，因此要支持应用厂商快速得到需要的芯片，EDA2.0还应该是产品和服务的结合，实现EDA服务平台 EDaaS(Electronic Design as a Service)。

EDA服务平台可以提供专业的咨询或设计服务。通过专业服务团队和EDA工具及模块的结合，能极大减少用户团队设计芯片的负担,支持客户快速设计和部署自己的芯片产品。此外多样化的定制芯片，在芯片和系统安全、工业或汽车级设计、特殊IP的电磁保护等垂直设计领域也会有多样化的需求，只有极少数客户才具备所有这些垂直设计能力，因此更需要EDaaS平台的专业服务。

文章来源：《电子设计工程》网址: http://www.dzsjgc.cn/zonghexinwen/2021/0613/1362.html