深度报告：芯片设计EDA 2.0时代，三大路径搞定六(2)

但是，定制化芯片的门槛一直不低，因为过去几十年里定制芯片的成本高和使用量小，其次是定制芯片的性能收益比不上通用芯片从工艺和架构改进中可获取的性能提升。但是这几个因素都在发生变化：

首先随着工艺发展和芯片面积功耗的限制，通用处理器无论是单核还是多核，性能进步在逐渐放慢，过去40年主宰芯片行业发展的摩尔定律逐渐失效。这使得业界对定制芯片的性能和成本要求逐渐放宽，好比更贵的石油会推动新能源的发展是同样的道理。

其次，芯片制造工艺的改进和规模化，已经给大部分应用带来了足够的性能，大多数情况下定制芯片的目的已经不是更高的性能，而是追求在功耗、功能、数据接口、安全性、集成度等方面的差异化，而且终端产品公司的创新是基于软硬件协同的系统级优化，这种系统级创新带来的优化要远大于继续深度优化芯片设计本身的潜力，所以创新型芯片的关键在于低成本的快速设计和快速部署到产品应用内。

最后，传统的一类“可定制芯片”即FPGA,能否承担应用厂商的创新需求？在小规模小范围内有可能，但是如前面提到的定制需求主要面向功耗、集成度、接口、软件定义硬件等情况下，FPGA所擅长的“数据处理的硬件逻辑定制”则不能承担全部的要求，因此eFPGA这类IP的出现，FPGA发展成为定制SOC芯片的一个子模块。

因此，后摩尔定律时代，创新的定制化SOC芯片代表了整个芯片行业的未来模式：从应用系统厂商的需求诞生出创新的功能芯片，然后功能芯片被定制SoC处理器吸收进去，甚至新创新功能被直接集成进SoC处理器，这个过程将会一再重复而且周期越来越快。

与过去已经习惯看到嵌入式系统领域有大量的定制SoC—样，桌面电脑、云计算和服务器领域同样会诞生更多的定制化芯片。而且与过去芯片厂商主导着通用芯片发展的步伐不一样的是，定制芯片的发展将主要由应用系统厂商直接主导。

综所以，定制芯片要求芯片设计周期和设计成本在目前的基础上大幅优化，对从设计验证到制造的半导体产业筮提出了更高的要求，作为产业链最上游的EDA厂商也更加任重而道远。因此，现有EDA 1.x面临越来越多的挑战。

3、EDA1.X面临的挑战

总体来说，1.x时代，EDA主要面临六大挑战：

1）应用需求分化。芯片应用场景更加细分，关注的是不同领域的应用挑战。从细分的应用需求到基于EDA1.X流程的定制芯片设计成功,是一个长周期且难以充分验证的流程，不能满足系统厂商所习惯的快速创新和迭代的要求。

2）验证工作复杂。复杂的系统芯片设计验证工作越来越困难，验证的工作量往往需要独立团队耗费数个月才能完成，据业界统计，芯片制造过程中70%的时间成本都会消耗在验证上。验证的覆盖率部分依赖于工程师的经验，即使经过反复验证迭代，也有一定的风险。

3）IP复用价值没有完全发挥。即使是基于商用IP组件，SoC设计过程中的子系统设计验证、系统集成 软硬件验证、性能和功耗验证、以及后端实现和确认，这些工作量仍然很大，IP的选择和配置对SoC设计的影响无法在前期确认，IP模块支持 快速SoC设计的复用价值被削弱。

4）人才不足。EDA是一个跨学科的复合型领域，因此人才的培养需要更多的时间和资源。而且EDA流程和工具的学习曲线陡峭，进一步提高了工程师的成本。因此，目前EDA人才的需求难以快速满足。

5）开放性不足。语言、接口和数据的标准化或者开放还不够，很多环节缺少开放的功能和数据接口，不同工具之间往往无法直接互连，中间数据也经常是工具私有的，这些问题导致EDA工具碎片化严重，影响了EDA流程自动化和智能化的发展。

6）历史包袱影响。EDA 1.x的工具是在二十多年的时间里渐进式发展起来的，这决定了 它还背负了过程中的兼容性要求、历史代码、遗留架构等很多历史包袱，因此迭代发展的速度很难跟上现在几十倍增长的大型设计，同时原有软件架构难以充分利用好目前发展迅速的互联网云平台、异构化的硬件设备。

目前的EDA渐进式叠加发展的同时也背负了很多历史包袱，它成功支持了集成电路产业发展到今天，但是在应用需求逐渐细化、工艺迭代红利也越来越小的今天，EDA1.X方法学和流程对设计效益的提升已经很难跟上芯片设计发展对效率的需求，未来10年将是社会对EDA和集成电路产业提出更快发展要求的10年。

EDA工具和方法学需要更全面的快速发展，才能进一步提升设计和验证效率，降低技术门槛的和缩短项目周期。

文章来源：《电子设计工程》 网址: http://www.dzsjgc.cn/zonghexinwen/2021/0613/1362.html